A 1 ns, 1 W, 2.5 V, 32 Kb NTL-CMOS SRAM macro using a memory cell with PMOS access transistors

• 作者Okamura, H.; Toyoshima, H.; Takeda, K.; Oguri, T.; Nakamura, S.; Takada, M.; Imai, K.; Kinoshita, Y.; Yoshida, H.; Yamazaki, T.
• 卷第30卷
• 期第11期
• 文件大小959.44KB
• 发表时间1995
• DOI10.1109/4.475707
• 页码1196-1202