发现好书期刊，享受阅读乐趣

海量图书期刊资源，随时随地畅享阅读乐趣

An 8.8-ns 54×54-bit multiplier with high speed redundant binary architecture

An 8.8-ns 54×54-bit multiplier with high speed redundant binary architecture

Makino, H.; Nakase, Y.; Suzuki, H.; Morinaka, H.; Shinohara, H.; Mashiko, K.

作者Makino, H.; Nakase, Y.; Suzuki, H.; Morinaka, H.; Shinohara, H.; Mashiko, K.
卷第31卷
期第6期
文件大小1250.65KB
发表时间1996
DOI10.1109/4.509863
页码773-783

← 返回【学霸图书馆】主页